Warum PowerPC?
Dieser Abschnitt ist für Leute, die sich noch nicht mit der PowerPC Architektur (auch bekannt unter „Power Architektur“) beschäftigt haben.
Und wenn Sie schon Experte sind, können Sie uns helfen, die Seite zu erweitern. Bitte senden Sie uns Informationen, die Sie hier eventuell veröffentlicht haben möchten, danke.
Das PowerPC Architektur Design ist neuer als andere erfolgreiche CPU Architekturen:
X86 – Jahr: 1978
MIPS – Jahr: 1981
ARM – Jahr: 1983
PowerPC – Jahr: 1991
Von Anfang an wurde PowerPC designed, mehr Features als andere CPUs zu beinhalten.
Die Power Instruction Set Architecture wird Power ISA genannt und befindet sich in continuierlicher Weiterentwicklung.
Die Power Architektur (PowerPC) deckt eine grosse Bandbreite von Geräten ab und wird eingesetzt in Embedded Devices, ebenso aber auch in großen Server-Farmen.
Die technischen Daten in kurzer Listung:
- 64-bit Architektur mit echter 32-bit Befehlssatz Erweiterung/Unterstützung
- Breite Vector Adressen mit großen Registern ermöglichen effizientes Daten-Handling in der CPU ohne die Verwendung von off-chip Speicher (RAM,…).
- Die RISC Architektur impliziert das Superskalare Konzept von multiplen Ausführungseinheiten: Branch, Fixed Integer, Floating Point
- AltiVec SIMD Vektor Prozessing
- ISA 2.04/2.05/2.06 unterstützt Multicore/Multithreading, Virtualisierung, Hypervisor und Power Management
Marktdurchdringung
- Im Automotive Sektor vom Antriebsstrang, über Fahrwerk und Karosserie, bis zu Sicherheit und Infotainment.
- Compute-Sektor – Von Groß-Servern bis zu den schnellsten und flexibelsten Unternehmens-Servern.
- Konsumentenprodukte – Schlüssel-Technologie von innovativen Spielkonsolen (X-Box 360, Wii, PS3)
- High Performance Computing – Sequoia, das IBM BlueGene/Q System
- Aerospace
- Wired Communications – herkömmliche Telekommunikations-Infrastruktur per Kabel
- Wireless Communications – Telekommunikations-Infrastruktur per Funk
Altivec accelerator SIMD
- Die AltiVec Technologie beschreibt Vektoren, welche Einzelbefehle gruppieren (Vektoreinheiten), und so die simultane/parallele Abarbeitung von multiplen Befehlen/Daten ermöglicht.
- Entwickelt wurde der Standard 1996-1998 als „Power ISA 2.03„
- besteht aus 32 Einheiten (einzelnen AltiVec-Vektorregistern) mit 128-bit Registern und 16 zusätzlichen Vektor-Rename Registern.
- Der e6500 CPU-Kern beinhaltet eine 16 GFLOPS AltiVec-Einheit
Technische Daten im Detail (more info)
- Fixe, 32-bit breite Instructions zur Vereinfachung des Decoding
- „Load-store“ Modell, alle Operationen werden ohne die Zuhilfenahme von Registern abgearbeitet
- Große Anzahl an Registereinheiten (32 „general purpose“-Register und 32 „floating point“-Register)
- Atomic (oder exklusive) Load-store Instructions zur Verwendung in einer Multicore-Umgebung
- big endian order mit der Möglichkeit, auch im little endian mode zu arbeiten
- 64-bit Architektur mit Befehlen, die von Grund auf neuentwickelt wurden
- Keine fix vorgeschriebene Rolle für die „general purpose“-Register (r1 als „stack pointer“ zu verwenden ist eine ABI Wahl, nicht die der Architektur)
- Das MMU Modell ist nicht fix vorgegeben. Die Implementation richtet sich nach ddem Zweck der Aufgabe (2 Modell: Für Embedded devices, oder für Server)
Warum ist PowerPC im Konsumenten-Umfeld nur bis in die Spielkonsolen-Umgebung vorgedrungen?
Andere CPUs mit vielen (proprietären) Anwendungen hielten an der Kompatibilität von einer auf die nächste CPU-Generation fest (allen Nachteilen zum Trotz).
Als PowerPC’s das erste Mal gebaut wurden (1993), war alle erhältliche Software proprietär und alle Anwendungen wurden geschrieben für x86 oder Motorola 68k CPUs.
Dank Freier Software ist es nun möglich, die selben Programme und Betriebssysteme einfach neu für PowerPC zu compilieren. So werden wir nicht mehr von veralteten CPU-Architekturen genötigt.
Spielkonsolen haben meist ein minimales OS mit einer handvoll Anwendungen.
Spiele werden meist von Grund auf neu geschrieben und gleichzeitig für verschiedenen Architekturen entwickelt. Eine andere CPU stellt hier meist kein so großes Problem dar.